系统功能及架构介绍
该系统基于安路科技的EG4S20 系列FPGA开发板进行开发，搭建基于 Arm Cortex-M0的系统级芯片（System on Chip，SoC）架构，实现了多种图像信号处理（Image Signal Processing，ISP）算法。系统通过安全数字（Secure Digital，SD）存储卡读取原始视频数据，经过 ISP 硬件加速处理，通过高清多媒体接口（High Definition Multimedia Interface，HDMI）实时显示处理后的图像。
本系统包含通用输入输出口（General Purpose Input Output，GPIO）中断控制模块，通 过 APB总线桥接到AHB总线上，并与 Cortex-M0 连 接，用 于 实 现 对 不 同 ISP 算法的智能切换。文章还搭建了外围总线 （Advanced Peripheral Bus，APB），并 在 AHB 总 线 上挂载了 BOARD 键盘、数码管及蜂鸣器模块、串行外设接口（Serial Periphera Interface，SPI）模块以及通用异步 收发传输器（Universal Asynchronous Receiver/Transmitter，UART）串口模块。为实现智能视频处理功能，完成 ISP 算法的片上系统构建，本系统还包含安全数字输入输出（Secure Digital Input and Output，SDIO）读取模块、同步动态随机存储器（Synchronous Dynamic Random Access Memory，SDRAM）缓存模块、ISP 算法切换模块 以及 HDMI 驱动模块。
该系统的工作流程为：从安全数字（Secure Digital，SD）存储卡读取原始视频数据后，经过SDIO驱动模块对读取的视频数据进行解码后，将数据放在FPGA上的SDRAM模块，并经过SDRAM驱动程序后进入 ISP 硬件加速模块进行视频信号处理，处理后通过HDMI 接口显示在显示屏上。结合矩阵键盘、 数码管、蜂鸣器3个模块实现视频处理功能并进行一定的拓展，设立按键中断对发光二极管（Light Emitting Diode，LED）灯进行不同模式的流水控制， 通过按键控制数码管显示当前模式，不同模式能够对视频进行不同 ISP算法的处理、继续播放、暂停播放以及复位操作。 为了进行实时的调试，设计通过SWD（Serial Wire Debug）调试接口将 ARM Cortex-M0 与个人计算机（Personal Computer，PC）相连接，使 用 Keil μVision 工具编写并生成软件程序，实现对 SoC 上运行的软件程序的在线实时调试。
外设介绍
- GPIO：
GPIO，全称General Purpose Input/Output，即通用输入/输出端口，是嵌入式系统中非常重要的基本硬件资源之一。GPIO的工作原理主要涉及到寄存器的操作。对于输入功能，可以通过读取某个寄存器来确定引脚电位的高低；对于输出功能，可以通过写入某个寄存器来让引脚输出高电位或者低电位；
- UART
UART（Universal Asynchronous Receiver/Transmitter），即通用异步收发传输器，UART IP核允许两个设备之间通过串行接口进行数据传输。这种传输是异步的，即发送和接收数据的时钟不同步，而是依靠起始位、数据位、校验位和停止位等信号来标识数据的开始、结束以及进行错误校验。
- TIMER：
TIMER：APB-TIMER是一个带有APB从接口的通用定时器，可作为时钟基准，或者用于脉冲检测、PWM 生成。
- CODE/DATA BRAM：
在EG4S20系列FPGA中，总共有两类Memory资源，分别是Block Memory与Distributed Memory。Block RAM由FPGA内专用SRAM构成，其输出为寄存器输出，及给出地址后的下一个时钟上升沿输出读取数据；而Distributed Memory由FPGA内的LUT逻辑资源构成，其输出为逻辑输出，与时钟无关。
SPI:SPI（Serial Peripheral Interface）即串行外围设备接口，是一种同步串行通信协议，通常用于微控制器（MCU）和它们的外围设备（外设IC）之间，或两个微控制器（MCU）之间的通信。
- ISP：
ISP模块：本系统中共设计了 8 个 ISP 算法，分别是去 马赛克（Demosaic）、自动白平衡（Automatic White Balance，AWB）、色 彩 校 正 矩 阵（Color Correction Matrix，CCM）、红 绿 蓝（Red Green Blue，RGB） 转 YUV、Gamma 映 射、图 像 降 噪、图 像 增 强 以 及 YUV 转 RGB。
