一、芯片功能介绍

   本设计为针对智能中医脉诊脉仪设计的多通道脉搏波数字信号及基础脉象处理专用SOC芯片组,采用中芯国际公司的0.18um工艺,芯片基础工作频率需要达到至少48Mhz;芯片采用ARM cortex-m4内核AHB-LITE协议的总线架构,所以所有模块的都要挂载在AHB-LITE总线上完成;SOC芯片要具备多个UART、SPI、GPIO与I2C接口与外部系统进行正常的数据传输;SOC系统具备I/O接口与内存之间的DMA传输功能。

二、系统架构介绍

该系统一共有几个部分组成：

存储器，包括一个RAM(下限32KB)一个ROM(16KB)和一个FLASH (512MB),RAM与ROM在实验阶段由寄存器组控制器代替,FPGA平台验证的时候由FPGA的IP核代替,Flash采用镁光公司提供的MT25Q,容量为512MB,其上有一个SPI从机接口,负责通信。需要自行设计一个SPI主机接口挂载在AHB总线上,并根据FLASH芯片的规则, 发送不同的控制字对FLASH芯片进行控制。

DMA控制部分,包括一个DMA控制器主模块,一个伪仲裁器模块,以及相关存储器的线路更改。 DMA控制器有三组接口,分别与伪仲裁器(Fake Arbitrator)模块,系统总线以及外设接口相连,DMA模块与IO单元通过简单的握手协议进行数据传输,DMA传输之前,需要MCU写控制字,也就是软件配置阶段,配置的内容包括数据传输方向,数据长度有效,传输模式,传输长度,配置通道选择,最大等待时间以及内存起始地址等。

IO接口部分,包括10个SPI接口,5个UART接口,64个GPIO接口以及两个I2C接口。

其余部分,包括一个定时器,一个看门狗定时器,以及一个PWM可调制脉宽脉冲信号生成器。

三、SOC运行过程介绍

这里简要介绍下SOC系统的运行过程：

系统上电后,首先执行ROM中的启动程序,系统被初始化。而后根据GPIO 的boot管脚选择启动模式。该GPIO输入管脚由外部控制,当它为低电平的时候,系统采取默认状态,从FLASH中将app程序下载到RAM当中,而后系统跳转到RAM的app程序位置中开始执行。如果需要更新FLASH中的app程序, 那么将boot管脚拉高,系统将会进入第二种启动模式,即从上位机读取新的app 程序通过UART烧录到FLASH当中,而后再将FLASH中的app程序下载到 RAM中执行。

该款脉诊仪运行过程简述：系统启动后，通过GPIO管脚完成对数据采集端的控制，数据采集完成后，ADC通过SPI将数据发送到SOC的RAM中，同时SOC使用app程序中的算法对采集到的信号进行处理，SOC通过UART将处理后的数据发送到上位机的终端上。